IntelFPGA权威设计指南--基于Quart

内容提要：

        本书以Intel公司的Quartus Prime Pro 19集成开发环境与Intel新一代的可编程逻辑器件Cyclone 10 Gx为软件和硬件平台，系统地介绍了可编程逻辑器件的原理和Quartus Prime Pro集成开发环境的关键特性。 
    全书共11章，内容主要包括Intel Cyclone 10 GXFPGA结构详解、Quartus Prime Pro HDL设计流程、Quartus Prime Pro 块设计流程、Quartus Prime Pro定制IP核设计流程、Quartus Prime Pro命令行脚本设计流程、Design Space Explorer IⅡ 设计流程、Quartus Prime Pro系统调试原理及实现、Quartus Prime Pro时序和物理约束原理及实现、Quartus Prime Pro中HDLOO设计方法、Quartus Prime Pro 部分可重配置原理及实现，以及IntelOO综合工具原理及实现方法。 
    本书可作为使用Intel集成开发环境Quartus Prime Pro进行FPGA设计的工程技术人员的参考用书，也可作为电子信息类专业高年级本科生和研究生的教学与科研用书，还可以作为Intel公司Quartus Prime Pro相关培训的培训教材。

作者简介：

    何宾，OO的嵌入式系统专家和EDA技术专家，长期从事嵌入式系统和电子设计自动化方面的教学和科研工作，与OO知名的半导体厂商租EDA工具厂商保持紧密合作，致力于推动国内高校电子信息技术的教学改革。目前已经出版嵌入式系统和电子设计自动化方面的著作20余部，内容涵盖电路仿真、电路设计、现场可编程门阵列、单片机、嵌入式系统等。代表作有《Xilinx FPGA数字设计》、《Xilinx All Programmable Zynq-7000 SoC设计指南》、《Xilinx FPGA数字信号处理OO指南》、《Xilinx FPGAOO设计指南》、《Altium Designer 13.0电路设计、仿真与验证OO指南》、《STC单片机原理及应用》。

目录：

OO章    Intel Cyclone 10 GX FPGA 结构详解 
    1.1    逻辑阵列块和自适应逻辑块 
        1.1.1    ALM结构和功能 
        1.1.2    LUT的工作模式 
        1.1.3    寄存器和锁存器 
        1.1.4    LAB的互联架构 
        1.1.5    分布式存储器 
    1.2    存储器块 
        1.2.1    嵌入式存储器块设计指导 
        1.2.2    存储器块打包模式 
        1.2.3    地址时钟使能 
        1.2.4    存储器块异步清除 
        1.2.5    存储器块纠错码 
        1.2.6    使用M20K实现RAM 
    1.3    时钟网络和相位锁相环 
        1.3.1    时钟网络类型 
        1.3.2    时钟资源功能 
        1.3.3    层次化时钟结构 
        1.3.4    时钟控制块 
        1.3.5    时钟功耗控制 
        1.3.6    相位锁相环 
    1.4    I/O块 
        1.4.1    I/O组的排列 
        1.4.2    I/O电气标准 
        1.4.3    I/O架构和特性 
        1.4.4    可编程的IOE特性 
        1.4.5    片上端接 
        1.4.6    SERDES和DPA 
    1.5    DSP块 
        1.5.1    DSP块特性 
        1.5.2    DSP块资源 
        1.5.3    DSP块架构 
        1.5.4    DSP块应用 
    1.6    外部存储器接口 
        1.6.1    外部存储器接口特性 
        1.6.2    外部存储器接口I/O引脚 
        1.6.3    器件封装支持的存储器接口 
        1.6.4    外部存储器接口架构 
    1.7    配置技术 
        1.7.1    AS配置 
        1.7.2    PS配置 
        1.7.3    FPP配置 
        1.7.4    JTAG配置 
        1.7.5    配置流程 
    1.8    电源管理 
        1.8.1    功耗 
        1.8.2    可编程电源技术 
        1.8.3    电源传感线 
        1.8.4    片上电压传感器 
        1.8.5    温度传感二极管 
        1.8.6    上电/断电顺序要求 
第2章    Quartus Prime Pro HDL 设计流程 
    2.1    Quartus Prime Pro及组件的下载、安装和授权 
        2.1.1    下载Quartus Prime Pro及组件 
        2.1.2    安装Quartus Prime Pro及组件 
        2.1.3    授权Quartus Prime Pro及组件 
    2.2    Quartus Prime Pro功能和特性 
    2.3    Quartus Prime Pro设计流程 
        2.3.1    处理流程框架 
        2.3.2    增量优化的概念 
        2.3.3    超感知设计流程 
    2.4    建立新的设计工程 
    2.5    添加新的设计文件 
    2.6    设计的分析和综合处理 
        2.6.1    分析和综合的概念 
        2.6.2    分析和综合的属性选项 
        2.6.3    分析和综合的实现 
        2.6.4    查看分析和综合的结果 
    2.7    设计的行为级仿真 
        2.7.1    使用Verilog HDL生成测试向量的仿真 
        2.7.2    使用波形文件生成测试向量的仿真 
    2.8    设计的约束 
        2.8.1    通过GUI指定约束的方法 
        2.8.2    使用Tcl脚本约束设计的方法 
        2.8.3    在Assignment Editor中添加约束条件 
        2.8.4    在Pin Planner中添加约束条件 
        2.8.5    I/O分配分析 
        2.8.6    添加简单的时序约束条件 
    2.9    设计的适配 
        2.9.1    适配器设置选项 
        2.9.2    适配的实现 
        2.9.3    查看适配后的结果 
    2.10    查看时序分析结果 
        2.10.1    时序分析的基本概念 
        2.10.2    时序路径和时钟分析 
        2.10.3    时钟建立分析 
        2.10.4    时钟保持分析 
        2.10.5    恢复和去除分析 
        2.10.6    多周期路径分析 
        2.10.7    亚稳态分析 
        2.10.8    时序悲观 
        2.10.9    时钟作为数据分析 
        2.10.10    多角时序分析 
        2.10.11    时序分析的实现 
    2.11    功耗分析原理和实现 
        2.11.1    功耗分析器输入 
        2.11.2    功耗分析器设置 
        2.11.3    节点和实体分配 
        2.11.4    执行功耗分析 
    2.12    生成编程文件 
        2.12.1    装配器选项属性设置 
        2.12.2    可编程文件类型 
        2.12.3    运行装配器工具 
        2.12.4    生成PROM文件 
    2.13    下载设计 
        2.13.1    下载设计到FPGA 
        2.13.2    编程串行Flash存储器 
第3章    Quartus Prime Pro 块设计流程 
    3.1    基于块的设计介绍 
        3.1.1    与块设计有关的术语 
        3.1.2    设计块重用介绍 
        3.1.3    基于块的增量编译介绍 
    3.2    设计方法学介绍 
        3.2.1    自顶向下设计方法学介绍 
        3.2.2    自底向上设计方法学介绍 
        3.2.3    基于团队的设计方法学介绍 
    3.3    设计分区 
        3.3.1    为外围IP、时钟和PLL规划分区 
        3.3.2    设计分区指导 
        3.3.3    保留和重用分区快照 
        3.3.4    创建设计分区 
    3.4    设计分区重用流程 
        3.4.1    重用核心分区 
        3.4.2    重用根分区 
        3.4.3    保留核心实体重新绑定 
    3.5    增量块设计流程 
        3.5.1    增量的时序收敛 
        3.5.2    设计抽象及实现 
        3.5.3    空分区时钟源保留 
    3.6    设计块重用和基于块增量编译的组合 
    3.7    建立基于团队的设计 
        3.7.1    为基于团队的设计创建一个顶层工程 
        3.7.2    为工程集成准备一个设计分区 
    3.8    自底向上的设计考虑 
第4章    Quartus Prime Pro定制IP 核设计流程 
    4.1    Platform Designer工具功能介绍 
        4.1.1    Platform Designer支持的接口 
        4.1.2    元件结构 
        4.1.3    元件文件组织 
        4.1.4    元件版本 
        4.1.5    IP元件的设计周期 
    4.2    调用Platform Designer工具 
    4.3    创建定制元件IP核 
        4.3.1    指定IP元件类型 
        4.3.2    创建/指定用于综合和仿真的HDL文件 
    4.4    创建通用元件IP核 
    4.5    对定制元件IP核进行验证 
    4.6    对通用元件IP核进行验证 
        4.6.1    添加顶层原理图文件 
        4.6.2    修改user_define.v文件 
        4.6.3    添加generic_component_0.v文件 
    4.7    IP核生成输出（Quartus Prime Pro版本） 
第5章    Quartus Prime Pro命令行脚本设计流程 
    5.1    工具命令语言 
    5.2    Quartus Prime Tcl包 
    5.3    Quartus Prime Tcl API Help 
        5.3.1    命令行选项 
        5.3.2    Quartus Prime Tcl控制台窗口 
    5.4    端到端的设计流程 
        5.4.1    建立新的设计工程 
        5.4.2    添加新的设计文件 
        5.4.3    添加设计约束条件 
        5.4.4    设计综合 
        5.4.5    设计适配 
        5.4.6    设计装配（生成编程文件） 
        5.4.7    报告 
        5.4.8    时序分析 
    5.5    自动脚本执行 
        5.5.1    执行例子 
        5.5.2    控制处理 
        5.5.3    显示消息 
    5.6    其他脚本 
        5.6.1    自然总线命名 
        5.6.2    短选项名字 
        5.6.3    集合命令 
        5.6.4    Node Finder命令 
        5.6.5    get_names命令 
        5.6.6    post_message命令 
        5.6.7    访问命令行参数 
        5.6.8    quartus() Array 
    5.7    tclsh shell 
    5.8    Tcl脚本基础知识 
        5.8.1    Intel FPGA COOL的例子 
        5.8.2    变量 
        5.8.3    替换 
        5.8.4    算术 
        5.8.5    列表 
        5.8.6    数组 
        5.8.7    控制结构 
        5.8.8    过程（子程序或函数） 
        5.8.9    文件I/O 
第6章    Design Space Explorer II 设计流程 
第7章    Quartus Prime Pro系统调试原理及实现 
第8章    Quartus Prime Pro时序和物理约束原理及实现 
第9章    Quartus Prime Pro中HDLOO设计方法 
OO0章    Quartus Prime Pro部分可重配置原理及实现 
OO1章    IntelOO综合工具原理及实现方法