软件调试第2版卷1：硬件基础张银奎 pdf下载pdf下载

软件调试第2版卷1：硬件基础张银奎百度网盘pdf下载

作者:
简介:本篇提供书籍《软件调试第2版卷1：硬件基础张银奎》百度网盘pdf下载
出版社：辽海出版社图书专营店
出版时间：2016-12
pdf下载价格：0.00￥

免费下载

前去下载

书籍下载

下载地址

内容介绍

   图书基本信息
图书名称   软件调试 第2版 卷1：硬件基础(异步图书出品)
作者   张银奎
定价   118元
出版社   人民邮电出版社
ISBN   9787115492500
出版日期   2016-12-01
字数   781000
页码   485
版次   
装帧   平装
开本   16开
商品重量   

   内容提要
本书堪称是软件调试的“百科全书”。作者围绕软件调试的“生态”系统（ecosystem）、异常（exception）和调试器 3 条主线，介绍软件调试的相关原理和机制，探讨可调试性（debuggability）的内涵、意义以及实现软件可调试性的原则和方法，总结软件调试的方法和技巧。 卷主要围绕硬件技术展开介绍。全书分为4篇，共16章。篇“绪论”（章），介绍了软件调试的概念、基本过程、分类和简要历史，并综述了本书后面将详细介绍的主要调试技术。第二篇“CPU及其调试设施”（第2～7章），以英特尔和ARM架构的CPU为例系统描述了CPU的调试支持。第三篇“GPU及其调试设施”（第8～14章），深入探讨了Nvidia、AMD、英特尔、ARM和Imagination 这五大厂商的GPU。第四篇“可调试性”（5～16章），介绍了提高软件可调试性的意义、基本原则、实例和需要注意的问题，并讨论了如何在软件开发实践中实现可调试性。 本书理论与实践紧密结合，既涵盖了相关的技术背景知识，又针对大量具有代表性和普遍意义的技术细节进行了讨论，是学习软件调试技术的宝贵资料。本书适合所有从事软件开发工作的读者阅读，特别适合从事软件开发、测试、支持的技术人员，从事反病毒、网络安全、版权保护等工作的技术人员，以及高等院校相关专业的教师和学生学习参考。

   目录
第 一篇  绪论 第  1章 软件调试基础  3 1.1  简介  3 1.1.1  定义  3 1.1.2  基本过程  5 1.2  基本特征  5 1.2.1  难度大  6 1.2.2  难以估计完成时间  7 1.2.3  广泛的关联性  7 1.3  简要历史  8 1.3.1  单步执行  8 1.3.2  断点指令  10 1.3.3  分支监视  11 1.4  分类  12 1.4.1  按调试目标的系统环境分类  12 1.4.2  按目标代码的执行方式分类  12 1.4.3  按目标代码的执行模式分类  13 1.4.4  按软件所处的阶段分类  13 1.4.5  按调试器与调试目标的相对位置分类  14 1.4.6  按调试目标的活动性分类  14 1.4.7  按调试工具分类  15 1.5  调试技术概览  15 1.5.1  断点  15 1.5.2  单步执行  16 1.5.3  输出调试信息  17 1.5.4  日志  17 1.5.5  事件追踪  17 1.5.6  转储文件  18 1.5.7  栈回溯  18 1.5.8  反汇编  18 1.5.9  观察和修改内存数据  19 1.5.10  控制被调试进程和线程  19 1.6  错误与缺欠  19 1.6.1  内因与表象  19 1.6.2  谁的bug  20 1.6.3  bug的生命周期  21 1.6.4  软件错误的开支曲线  21 1.7  重要性  23 1.7.1  调试与编码的关系  23 1.7.2  调试与测试的关系  24 1.7.3  调试与逆向工程的关系  24 1.7.4  学习调试技术的意义  25 1.7.5  调试技术尚未得到应有的重视  25 1.8  本章小结  26 参考资料  26 第二篇  CPU及其调试设施 第  2章 CPU基础  29 2.1  指令和指令集  29 2.1.1  基本特征  30 2.1.2  寻址方式  31 2.1.3  指令的执行过程  32 2.2  英特尔架构处理器  33 2.2.1  80386处理器  34 2.2.2  80486处理器  34 2.2.3  奔腾处理器  35 2.2.4  P6系列处理器  36 2.2.5  奔腾4处理器  38 2.2.6  Core 2系列处理器  38 2.2.7  Nehalem微架构  39 2.2.8  Sandy Bridge微架构  39 2.2.9  Ivy Bridge微架构  40 2.2.10  Haswell微架构  40 2.2.11  Broadwell微架构  41 2.2.12  Skylake微架构  41 2.2.13  Kaby Lake微架构  41 2.3  CPU的操作模式  42 2.4  寄存器  44 2.4.1  通用数据寄存器  44 2.4.2  标志寄存器  45 2.4.3  MSR寄存器  46 2.4.4  控制寄存器  46 2.4.5  其他寄存器  48 2.4.6  64位模式时的寄存器  49 2.5  理解保护模式  50 2.5.1  任务间的保护机制  50 2.5.2  任务内的保护  51 2.5.3  特权级  52 2.5.4  特权指令  53 2.6  段机制  54 2.6.1  段描述符  54 2.6.2  描述符表  56 2.6.3  段选择子  56 2.6.4  观察段寄存器  57 2.7  分页机制  59 2.7.1  32位经典分页  60 2.7.2  PAE分页  66 2.7.3  IA-32e分页  68 2.7.4  大内存页  71 2.7.5  WinDBG的有关命令  72 2.8  PC系统概貌  73 2.9  ARM架构基础  75 2.9.1  ARM的多重含义  75 2.9.2  主要版本  76 2.9.3  操作模式和状态  78 2.9.4  32位架构核心寄存器  80 2.9.5  协处理器  82 2.9.6  虚拟内存管理  83 2.9.7  伪段支持  87 2.9.8  64位ARM架构  88 2.10  本章小结  90 参考资料  90 第3章  中断和异常  91 3.1  概念和差异  91 3.1.1  中断  91 3.1.2  异常  93 3.1.3  比较  93 3.2  异常的分类  93 3.2.1  错误类异常  93 3.2.2  陷阱类异常  94 3.2.3  中止类异常  95 3.3  异常例析  95 3.3.1  列表  95 3.3.2  错误代码  97 3.3.3  示例  97 3.4  中断/异常的优先级  99 3.5  中断/异常处理  100 3.5.1  实模式  100 3.5.2  保护模式  101 3.5.3  IA-32e模式  109 3.6  ARM架构中的异常机制  110 3.7  本章小结  112 参考资料  113 第4章  断点和单步执行  114 4.1  软件断点  114 4.1.1  INT 3  114 4.1.2  在调试器中设置断点  115 4.1.3  断点命中  116 4.1.4  恢复执行  118 4.1.5  特殊用途  118 4.1.6  断点API  119 4.1.7  系统对INT 3的优待  119 4.1.8  观察调试器写入的INT 3指令  121 4.1.9  归纳和提示  122 4.2  硬件断点  123 4.2.1  调试寄存器概览  123 4.2.2  调试地址寄存器  124 4.2.3  调试控制寄存器  124 4.2.4  指令断点  127 4.2.5  调试异常  127 4.2.6  调试状态寄存器  128 4.2.7  示例  129 4.2.8  硬件断点的设置方法  132 4.2.9  归纳  134 4.3  陷阱标志  135 4.3.1  单步执行标志  135 4.3.2  不错语言的单步执行  136 4.3.3  任务状态段陷阱标志  138 4.3.4  按分支单步执行标志  138 4.4  实模式调试器例析  140 4.4.1  Debug.exe  140 4.4.2  8086 Monitor  142 4.4.3  关键实现  143 4.5  反调试示例  145 4.6  ARM架构的断点支持  147 4.6.1  断点指令  148 4.6.2  断点寄存器  149 4.6.3  监视点寄存器  153 4.6.4  单步跟踪  155 4.7  本章小结  156 参考资料  157 第5章  分支记录和性能监视  158 5.1  分支监视概览  159 5.2  使用寄存器的分支记录  159 5.2.1  LBR  160 5.2.2  LBR栈  161 5.2.3  示例  161 5.2.4  在Windows操作系统中的应用  165 5.3  使用内存的分支记录  166 5.3.1  DS区  166 5.3.2  启用DS机制  168 5.3.3  调试控制寄存器  168 5.4  DS示例：CpuWhere  169 5.4.1  驱动程序  170 5.4.2  应用界面  173 5.4.3  2.0版本  175 5.4.4  局限性和扩展建议  178 5.4.5  Linux内核中的BTS驱动  179 5.5  性能监视  180 5.5.1  奔腾处理器的性能监视机制  181 5.5.2  P6处理器的性能监视机制  182 5.5.3  P4处理器的性能监视  183 5.5.4  架构性的性能监视机制  186 5.5.5  酷睿微架构处理器的性能监视机制  187 5.5.6  资源  188 5.6  实时指令追踪  188 5.6.1  工作原理  189 5.6.2  RTIT数据包  190 5.6.3  Linux支持  191 5.7  ARM架构的性能监视设施  192 5.7.1  PMUv1和PMUv2  192 5.7.2  PMUv3  194 5.7.3  示例  194 5.7.4  CoreSight  195 5.8  本章小结  195 参考资料  195 第6章  机器检查架构  196 6.1  奔腾处理器的机器检查机制  196 6.2  MCA  198 6.2.1  概览  198 6.2.2  MCA的全局寄存器  199 6.2.3  MCA的错误报告寄存器  201 6.2.4  扩展的机器检查状态寄存器  202 6.2.5  MCA错误编码  203 6.3  编写MCA软件  205 6.3.1  基本算法  205 6.3.2  示例  207 6.3.3  在Windows系统中的应用  208 6.3.4  在Linux系统中的应用  210 6.4  本章小结  212 参考资料  212 第7章  JTAG调试  213 7.1  简介  213 7.1.1  ICE  213 7.1.2  JTAG  214 7.2  JTAG原理  215 7.2.1  边界扫描链路  215 7.2.2  TAP信号  216 7.2.3  TAP寄存器  217 7.2.4  TAP控制器  217 7.2.5  TAP指令  218 7.3  JTAG应用  219 7.3.1  JTAG调试  220 7.3.2  调试端口  221 7.4  IA处理器的JTAG支持  221 7.4.1  P6处理器的JTAG实现  221 7.4.2  探测模式  223 7.4.3  ITP接口  223 7.4.4  XDP端口  225 7.4.5  ITP-XDP调试仪  226 7.4.6  直接连接接口  226 7.4.7  典型应用  227 7.5  ARM处理器的JTAG支持  227 7.5.1  ARM调试接口  228 7.5.2  调试端口  228 7.5.3  访问端口  229 7.5.4  被调试器件  229 7.5.5  调试接插口  229 7.5.6  硬件调试器  231 7.5.7  DS-5  232 7.6  本章小结  232 参考资料  233 第三篇  GPU及其调试设施 第8章  GPU基础  237 8.1  GPU简史  237 8.1.1  从显卡说起  237 8.1.2  硬件加速  239 8.1.3  可编程和通用化  240 8.1.4  三轮演进  242 8.2  设备身份  243 8.2.1  “喂模式”  243 8.2.2  内存复制  243 8.2.3  超时检测和复位  243 8.2.4  与CPU之并立  243 8.3  软件接口  244 8.3.1  设备寄存器  244 8.3.2  批命令缓冲区  245 8.3.3  状态模型  245 8.4  GPU驱动模型  247 8.4.1  WDDM  247 8.4.2  DRI和DRM  249 8.5  编程技术  250 8.5.1  着色器  250 8.5.2  Brook和CUDA  251 8.5.3  OpenCL  252 8.6  调试设施  252 8.6.1  输出调试信息  253 8.6.2  发布断点  253 8.6.3  其他断点  254 8.6.4  单步执行  254 8.6.5  观察程序状态  254 8.7  本章小结  254 参考资料  255 第9章  Nvidia GPU及其调试设施  256 9.1  概要  256 9.1.1  一套微架构  256 9.1.2  三条产品线  256 9.1.3  封闭  257 9.2  微架构  257 9.2.1  G80（特斯拉1.0微架构）  257 9.2.2  GT200（特斯拉2.0微架构）  259 9.2.3  GF100（费米微架构）  260 9.2.4  GK110（开普勒微架构）  261 9.2.5  GM107（麦斯威尔微架构）  263 9.2.6  GP104（帕斯卡微架构）  263 9.2.7  GV100（伏特微架构）  265 9.2.8  持续改进  267 9.3  硬件指令集  268 9.3.1  SASS  269 9.3.2  指令格式  270 9.3.3  谓词执行  270 9.3.4  计算能力  271 9.3.5  GT200的指令集  271 9.3.6  GV100的指令集  274 9.4  PTX指令集  279 9.4.1  汇编和反汇编  280 9.4.2  状态空间  282 9.4.3  虚拟寄存器  283 9.4.4  数据类型  284 9.4.5  指令格式  284 9.4.6  内嵌汇编  285 9.5  CUDA  286 9.5.1  源于Brook  286 9.5.2  算核  286 9.5.3  执行配置  288 9.5.4  内置变量  290 9.5.5  Warp  291 9.5.6  显式并行  292 9.6  异常和陷阱  293 9.6.1  陷阱指令  293 9.6.2  陷阱后缀  293 9.6.3  陷阱处理  293 9.7  系统调用  296 9.7.1  vprintf  296 9.7.2  malloc和free  297 9.7.3  __assertfail  298 9.8  断点指令  299 9.8.1  PTX的断点指令  299 9.8.2  硬件的断点指令  300 9.9  Nsight的断点功能  301 9.9.1  源代码断点  301 9.9.2  函数断点  301 9.9.3  根据线程组和线程编号设置条件断点  302 9.10  数据断点  304 9.10.1  设置方法  304 9.10.2  命中  304 9.10.3  数量限制  306 9.10.4  设置时机  306 9.11  调试符号  306 9.11.1  编译选项  306 9.11.2  ELF载体  306 9.11.3  DWARF  307 9.12  CUDA GDB  307 9.12.1  通用命令  307 9.12.2  扩展  308 9.12.3  局限  308 9.13  CUDA调试器API  308 9.13.1  头文件  309 9.13.2  调试事件  309 9.13.3  工作原理  310 9.14  本章小结  312 参考资料  312 第  10章 AMD GPU及其调试设施  314 10.1  演进简史  314 10.1.1  三个发展阶段  314 10.1.2  两种产品形态  315 10.2  Terascale微架构  315 10.2.1  总体结构  315 10.2.2  SIMD核心  317 10.2.3  VLIW  317 10.2.4  四类指令  318 10.3  G微架构  318 10.3.1  逻辑结构  319 10.3.2  CU和波阵  319 10.3.3  内存层次结构  321 10.3.4  工作组  321 10.3.5  多执行引擎  323 10.4  G指令集  323 10.4.1  7种指令类型  323 10.4.2  指令格式  324 10.4.3  不再是VLIW指令  324 10.4.4  指令手册  324 10.5  编程模型  325 10.5.1  地幔  325 10.5.2  HSA  326 10.5.3  ROCm  326 10.5.4  Stream SDK和APP SDK  327 10.5.5  Linux系统的驱动  327 10.6  异常和陷阱  327 10.6.1  9种异常  328 10.6.2  启用  328 10.6.3  陷阱状态寄存器  328 10.6.4  陷阱处理器基地址  329 10.6.5  陷阱处理过程  329 10.7  控制波阵的调试接口  330 10.7.1  5种操作  330 10.7.2  指定目标  330 10.7.3  发送接口  331 10.7.4  限制  332 10.8  地址监视  332 10.8.1  4种监视模式  332 10.8.2  数量限制  333 10.8.3  报告命中  333 10.8.4  寄存器接口  333 10.8.5  用户空间接口  333 10.9  单步调试支持  333 10.9.1  单步调试模式  334 10.9.2  控制方法  334 10.10  根据调试条件实现分支跳转的指令  335 10.10.1  两个条件标志  335 10.10.2  4条指令  335 10.11  代码断点  335 10.11.1  陷阱指令  336 10.11.2  在GPU调试SDK中的使用  336 10.12  GPU调试模型和开