书籍详情
![《EDA技术与应用》[27M]百度网盘|亲测有效|pdf下载](/uploads/2024-01-20/603327f726f7dda4.jpg)
EDA技术与应用
- 出版社:万里路图书专营店
- 出版时间:2017-01
- 热度:11004
- 上架时间:2024-06-30 09:38:03
- 价格:0.0
书籍下载
书籍预览
免责声明
本站支持尊重有效期内的版权/著作权,所有的资源均来自于互联网网友分享或网盘资源，一旦发现资源涉及侵权，将立即删除。希望所有用户一同监督并反馈问题，如有侵权请联系站长或发送邮件到ebook666@outlook.com,本站将立马改正
内容介绍
作 者:江国强,覃琴 编
定 价:49.8
出 版 社:电子工业出版社
出版日期:2017年01月01日
页 数:308
装 帧:平装
ISBN:9787121304224
●章EDA技术概述
1.1EDA技术及发展
1.2EDA设计流程
1.2.1设计准备
1.2.2设计输入
1.2.3设计处理
1.2.4设计校验
1.2.5器件编程
1.2.6器件测试和设计验证
1.3硬件描述语言
1.3.1VHDL
1.3.2VerilogHDL
1.3.3AHDL
1.4可编程逻辑器件
1.5常用EDA工具
1.5.1设计输入编辑器
1.5.2仿真器
1.5.3HDL综合器
1.5.4适配器（布局布线器）
1.5.5下载器（编程器）
本章小结
思考题和习题1
第2章EDA工具软件的使用方法
2.1QuartusII软件的主界面
2.2QuartusII的图形编辑输入法
2.2.1编辑输入图形设计文件
2.2.2编译设计文件
2.2.3仿真设计文件
2.2.4编程下载设计文件
2.3QuartusII宏功能模块的使用方法
2.3.1设计原理
2.3.2编辑输入顶层设计文件
2.3.3仿真顶层设计文件
2.3.4图形文件的转换
2.4嵌入式逻辑分析仪的使用方法
2.4.1打开SignalTapII编辑窗口
2.4.2调入节点信号
2.4.3参数设置
2.4.4文件存盘
2.4.5编译与下载
2.4.6运行分析
2.5嵌入式锁相环的设计方法
2.5.1嵌入式锁相环的设计
2.5.2嵌入式锁相环的仿真
2.5.3使用嵌入式逻辑分析仪观察嵌入式锁相环的设计结果
2.6设计优化
2.6.1面积与速度的优化
2.6.2时序约束与选项设置
2.6.3Fitter设置
2.7QuartusII的RTL阅读器
本章小结
思考题和习题2
第3章VHDL
3.1VHDL设计实体的基本结构
3.1.1库、程序包
3.1.2实体
3.1.3结构体
3.1.4配置
3.1.5基本逻辑器件的VHDL描述
3.2VHDL语言要素
3.2.1VHDL文字规则
3.2.2VHDL数据对象
3.2.3VHDL数据类型
3.2.4VHDL的预定义数据类型
3.2.5IEEE预定义的标准逻辑位和矢量
3.2.6用户自定义数据类型方式
3.2.7VHDL操作符
3.2.8VHDL的属性
3.3VHDL的顺序语句
3.3.1赋值语句
3.3.2流程控制语句
3.3.3WAIT语句
3.3.4ASSERT（断言）语句
3.3.5NULL（空操作）语句
3.4并行语句
3.4.1PROCESS（进程）语句
3.4.2块语句
3.4.3并行信号赋值语句
3.4.4子程序和并行过程调用语句
3.4.5元件例化（COMPONENT）语句
3.4.6生成语句
3.5VHDL的库和程序包
3.5.1VHDL库
3.5.2VHDL程序包
3.6VHDL设计流程
3.6.1编辑VHDL源程序
3.6.2设计8位计数显示译码电路顶层文件
3.6.3编译顶层设计文件
3.仿真顶层设计文件
3.6.5下载顶层设计文件
3.7VHDL仿真
3.7.1VHDL仿真支持语句
3.7.2VHDL测试平台软件的设计
本章小结
思考题和习题3
第4章VerilogHDL
4.1VerilogHDL设计模块的基本结构
4.1.1模块端口定义
4.1.2模块内容
4.2VerilogHDL的词法
4.2.1空白符和注释
4.2.2常数
4.2.3字符串
4.2.4关键词
4.2.5标识符
4.2.6操作符
4.2.7VerilogHDL数据对象
4.3VerilogHDL的语句
4.3.1赋值语句
4.3.2条件语句
4.3.3循环语句
4.3.4结构声明语句
4.3.5语句的顺序执行与并行执行
4.4不同抽象级别的VerilogHDL模型
4.4.1VerilogHDL的门级描述
4.4.2VerilogHDL的行为级描述
4.4.3用结构描述实现电路系统设计
4.5VerilogHDL设计流程
4.5.1编辑VerilogHDL源程序
4.5.2设计BCD加法器电路顶层文件
4.5.3编译顶层设计文件
4.5.4仿真顶层设计文件
4.5.5下载顶层设计文件
4.6VerilogHDL仿真
4.6.1VerilogHDL仿真支持语句
4.6.2VerilogHDL测试平台软件的设计
本章小结
思考题和习题4
第5章常用EDA工具软件
5.1ModelSim
5.1.1ModelSim的图形用户交互方式
5.1.2ModelSim的交互命令方式
5.1.3ModelSim的批处理工作方式
5.1.4ModelSim与QuartusII的接口
5.1.5在QuartusII13.0中使ModelSim仿真
5.2基于MATLAB/DSPBuilder的DSP模块设计
5.2.1设计原理
5.2.2建立MATLAB设计模型
5.2.3MATLAB模型仿真
5.2.4SignalCompiler使用方法
5.2.5使用ModelSim仿真
5.2.6DSPBuilder的层次设计
5.3Qsys系统集成软件
5.3.1Qsys的硬件开发
5.3.2Qsys系统的编译与下载
5.4NiosII嵌入式系统开发软件
5.4.1NiosII的硬件开发
5.4.2生成NiosII硬件系统
5.4.3NiosII系统的调试
……
1.1EDA技术及发展
1.2EDA设计流程
1.2.1设计准备
1.2.2设计输入
1.2.3设计处理
1.2.4设计校验
1.2.5器件编程
1.2.6器件测试和设计验证
1.3硬件描述语言
1.3.1VHDL
1.3.2VerilogHDL
1.3.3AHDL
1.4可编程逻辑器件
1.5常用EDA工具
1.5.1设计输入编辑器
1.5.2仿真器
1.5.3HDL综合器
1.5.4适配器（布局布线器）
1.5.5下载器（编程器）
本章小结
思考题和习题1
第2章EDA工具软件的使用方法
2.1QuartusII软件的主界面
2.2QuartusII的图形编辑输入法
2.2.1编辑输入图形设计文件
2.2.2编译设计文件
2.2.3仿真设计文件
2.2.4编程下载设计文件
2.3QuartusII宏功能模块的使用方法
2.3.1设计原理
2.3.2编辑输入顶层设计文件
2.3.3仿真顶层设计文件
2.3.4图形文件的转换
2.4嵌入式逻辑分析仪的使用方法
2.4.1打开SignalTapII编辑窗口
2.4.2调入节点信号
2.4.3参数设置
2.4.4文件存盘
2.4.5编译与下载
2.4.6运行分析
2.5嵌入式锁相环的设计方法
2.5.1嵌入式锁相环的设计
2.5.2嵌入式锁相环的仿真
2.5.3使用嵌入式逻辑分析仪观察嵌入式锁相环的设计结果
2.6设计优化
2.6.1面积与速度的优化
2.6.2时序约束与选项设置
2.6.3Fitter设置
2.7QuartusII的RTL阅读器
本章小结
思考题和习题2
第3章VHDL
3.1VHDL设计实体的基本结构
3.1.1库、程序包
3.1.2实体
3.1.3结构体
3.1.4配置
3.1.5基本逻辑器件的VHDL描述
3.2VHDL语言要素
3.2.1VHDL文字规则
3.2.2VHDL数据对象
3.2.3VHDL数据类型
3.2.4VHDL的预定义数据类型
3.2.5IEEE预定义的标准逻辑位和矢量
3.2.6用户自定义数据类型方式
3.2.7VHDL操作符
3.2.8VHDL的属性
3.3VHDL的顺序语句
3.3.1赋值语句
3.3.2流程控制语句
3.3.3WAIT语句
3.3.4ASSERT（断言）语句
3.3.5NULL（空操作）语句
3.4并行语句
3.4.1PROCESS（进程）语句
3.4.2块语句
3.4.3并行信号赋值语句
3.4.4子程序和并行过程调用语句
3.4.5元件例化（COMPONENT）语句
3.4.6生成语句
3.5VHDL的库和程序包
3.5.1VHDL库
3.5.2VHDL程序包
3.6VHDL设计流程
3.6.1编辑VHDL源程序
3.6.2设计8位计数显示译码电路顶层文件
3.6.3编译顶层设计文件
3.仿真顶层设计文件
3.6.5下载顶层设计文件
3.7VHDL仿真
3.7.1VHDL仿真支持语句
3.7.2VHDL测试平台软件的设计
本章小结
思考题和习题3
第4章VerilogHDL
4.1VerilogHDL设计模块的基本结构
4.1.1模块端口定义
4.1.2模块内容
4.2VerilogHDL的词法
4.2.1空白符和注释
4.2.2常数
4.2.3字符串
4.2.4关键词
4.2.5标识符
4.2.6操作符
4.2.7VerilogHDL数据对象
4.3VerilogHDL的语句
4.3.1赋值语句
4.3.2条件语句
4.3.3循环语句
4.3.4结构声明语句
4.3.5语句的顺序执行与并行执行
4.4不同抽象级别的VerilogHDL模型
4.4.1VerilogHDL的门级描述
4.4.2VerilogHDL的行为级描述
4.4.3用结构描述实现电路系统设计
4.5VerilogHDL设计流程
4.5.1编辑VerilogHDL源程序
4.5.2设计BCD加法器电路顶层文件
4.5.3编译顶层设计文件
4.5.4仿真顶层设计文件
4.5.5下载顶层设计文件
4.6VerilogHDL仿真
4.6.1VerilogHDL仿真支持语句
4.6.2VerilogHDL测试平台软件的设计
本章小结
思考题和习题4
第5章常用EDA工具软件
5.1ModelSim
5.1.1ModelSim的图形用户交互方式
5.1.2ModelSim的交互命令方式
5.1.3ModelSim的批处理工作方式
5.1.4ModelSim与QuartusII的接口
5.1.5在QuartusII13.0中使ModelSim仿真
5.2基于MATLAB/DSPBuilder的DSP模块设计
5.2.1设计原理
5.2.2建立MATLAB设计模型
5.2.3MATLAB模型仿真
5.2.4SignalCompiler使用方法
5.2.5使用ModelSim仿真
5.2.6DSPBuilder的层次设计
5.3Qsys系统集成软件
5.3.1Qsys的硬件开发
5.3.2Qsys系统的编译与下载
5.4NiosII嵌入式系统开发软件
5.4.1NiosII的硬件开发
5.4.2生成NiosII硬件系统
5.4.3NiosII系统的调试
……
EDA是当今世界上优选的电子电路设计技术，它的重要作用逐步被我国的产业界、科技界和教育界认可。本书共7章，包括EDA技术概述、EDA工具软件的使用方法、VHDL、VerilogHDL、常用EDA工具软件、可编程逻辑器件和EDA技术的应用。另外，附录还介绍了友晶DE2EDA实验开发系统的使用方法，供读者学习或参考。本书可作为高等院校工科电子类、通信信息类、自动化类专业"EDA技术"课程的教材，也可供相关专业的技术人员参考。