第 一部分 CPU与RISC-V综述
第 1章 一文读懂CPU之三生三世 2
1.1 眼看他起高楼,眼看他宴宾客,眼看他楼塌了——CPU众生相 3
1.1.1 ISA——CPU的灵魂 4
1.1.2 CISC与RISC 5
1.1.3 32位与64位架构 6
1.1.4 ISA众生相 6
1.1.5 CPU的领域之分 10
1.2 ISA请扛起这口锅——为什么国产CPU尚未足够成功 12
1.2.1 MIPS系——龙芯和君正 12
1.2.2 x86系——北大众志、兆芯和海光 13
1.2.3 Power系——中晟宏芯 13
1.2.4 Alpha系——申威 14
1.2.5 ARM系——飞腾、华为海思、展讯和华芯通 14
1.2.6 背锅侠ISA 15
1.3 人生已是如此艰难,你又何必拆穿——CPU从业者的无奈 17
1.4 无敌是多么寂寞——ARM统治着的世界 18
1.4.1 独乐乐与众乐乐——ARM公司的盈利模式 18
1.4.2 小个子有大力量——无处不在的Cortex-M系列 21
1.4.3 移动王者——Cortex-A系列在手持设备领域的巨大成功 23
1.4.4 进击的巨人——ARM进军PC与服务器领域的雄心 25
1.5 东边日出西边雨,道是无晴却有晴——RISC-V登场 25
1.6 原来你是这样的“薯片”——ARM的免费计划 28
1.7 旧时王谢堂前燕,飞入寻常百姓家——你也可以设计自己的处理器 28
第 2章 大道至简——RISC-V架构之魂 29
2.1 简单就是美——RISC-V架构的设计哲学 30
2.1.1 无病一身轻——架构的篇幅 30
2.1.2 能屈能伸——模块化的指令集 32
2.1.3 浓缩的都是精华——指令的数量 32
2.2 RISC-V指令集架构简介 33
2.2.1 模块化的指令子集 33
2.2.2 可配置的通用寄存器组 34
2.2.3 规整的指令编码 34
2.2.4 简洁的存储器访问指令 34
2.2.5 高效的分支跳转指令 35
2.2.6 简洁的子程序调用 36
2.2.7 无条件码执行 37
2.2.8 无分支延迟槽 37
2.2.9 零开销硬件循环 38
2.2.10 简洁的运算指令 38
2.2.11 优雅的压缩指令子集 39
2.2.12 特权模式 40
2.2.13 CSR寄存器 40
2.2.14 中断和异常 40
2.2.15 矢量指令子集 40
2.2.16 自定制指令扩展 41
2.2.17 总结与比较 41
2.3 RISC-V软件工具链 42
2.4 RISC-V和其他开放架构有何不同 44
2.4.1 平民英雄——OpenRISC 44
2.4.2 豪门显贵——SPARC 44
2.4.3 名校优生——RISC-V 45
第3章 乱花渐欲迷人眼——盘点RISC-V商业版本与开源版本 46
3.1 各商业版本与开源版本综述 47
3.1.1 Rocket Core(开源) 47
3.1.2 BOOM Core(开源) 49
3.1.3 Freedom SoC(开源) 50
3.1.4 LowRISC SoC(开源) 50
3.1.5 PULPino Core and SoC(开源) 50
3.1.6 PicoRV32 Core(开源) 51
3.1.7 SCR1 Core(开源) 51
3.1.8 ORCA Core(开源) 51
3.1.9 Andes Core(商业IP) 52
3.1.10 Microsemi Core(商业IP) 52
3.1.11 Codasip Core(商业IP) 53
3.1.12 蜂鸟E200 Core与SoC(开源) 53
3.2 总结 53
第4章 开源RISC-V——蜂鸟E200系列超低功耗Core与SoC 54
4.1 与众不同的蜂鸟E200处理器 55
4.2 蜂鸟E200简介——蜂鸟虽小,五脏俱全 56
4.3 蜂鸟E200型号系列 57
4.4 蜂鸟E200性能指标 58
4.5 蜂鸟E200配套SoC 59
4.6 蜂鸟E200配置选项 60
第二部分 手把手教你使用Verilog设计CPU
第5章 先见森林,后观树木——蜂鸟E200设计总览和顶层介绍 65
第6章 流水线不是流水账——蜂鸟E200流水线介绍 78
第7章 万事开头难吗—— 一切从取指令开始 88
第8章 一鼓作气,执行力是关键——执行 117
第9章 善始者实繁,克终者盖寡——交付 161
第 10章 让子弹飞一会儿——写回 170
第 11章 哈弗还是比亚迪——存储器架构 178
第 12章 黑盒子的窗口——总线接口单元BIU 203
第 13章 不得不说的故事——中断和异常 217
第 14章 最不起眼的,其实是最难的——调试机制 246
第 15章 动如脱兔,静若处子——低功耗的诀窍 260
第 16章 工欲善其事,必先利其器——RISC-V可扩展协处理器 276
第三部分 使用Verilog进行仿真和在FPGA SoC原型上运行软件
第 17章 冒个烟先——运行Verilog仿真测试 292
第 18章 套上壳子上路——实现SoC和FPGA原型 302
第 19章 画龙点睛——运行和调试软件示例 321
第 20章 是骡子是马?拉出来遛遛——运行跑分程序 332
附录部分 RISC-V架构详述
附录A RISC-V架构指令集介绍 342
附录B RISC-V架构CSR寄存器介绍 374
附录C RISC-V架构的PLIC介绍 384
附录D 存储器模型背景介绍 392
附录E 存储器原子操作指令背景介绍 397
附录F RISC-V指令编码列表 400
附录G RISC-V伪指令列表 404