基于NiosⅡ的嵌入式SoPC系统设计与Verilog开发实例 pdf下载

基本信息

• 商品名称：基于NiosⅡ的嵌入式SoPC系统设计与Verilog开发实例/嵌入式技术与电子设计
• 作者：(美)曲邦平|译者:金明录//门宏志
• 定价：99
• 出版社：电子工业
• ISBN号：9787121257735

其他参考信息（以实物为准）

• 出版时间：2015-05-01
• 印刷时间：2015-05-01
• 版次：1
• 印次：1
• 开本：16开
• 包装：平装
• 页数：641
• 字数：1062千字

内容提要

曲邦平所著的《基于NiosⅡ的嵌入式SoPC系统设 计与Verilog开发实例》利用Altera FPGA开发板和 Nios II软核处理器，揭示了基于FPGA的嵌入式系统 特有的硬件可编程性，采用“做中学”的模式，介绍 了基于Verilog的嵌入式SoPC设计的基本概念和技术 。本书通过许多实例说明软、硬件的设计和开发过程 ，并给出了完整的代码和丰富的实验题目。
     本书可作为电子工程、计算机、自动控制等专业 数字系统和嵌入式系统设计等课程的本科及研究生教 材或参考书，也可供数字系统和嵌入式系统设计工程 师，以及已经具有多年基于Verilog的SoPC设计工作 经验的**工程师参考。
    

作者简介

Pong P.Chu博士是美国俄亥俄州克里夫兰州立大学电子与计算机工程系的副教授，他讲授本科生和研究生的数字系统与计算机体系结构方面的诸多课程逾十年，并从美国**科学基金会和克里夫兰州立大学得到了教学基金资助。Pong P.Chu博士在数字系统设计领域有着丰富的教学和工程经验.已出版过诸多专著和教材，在美国和其他**广泛使用。

目录

第1章 嵌入式系统概述
1.1 引言
1.1.1 嵌入式系统定义
1.1.2 示例系统
1.2 系统设计需求
l.3 嵌入式SoPC系统
1.4 本书结构
1.5 文献注释
**部分 基本数字电路开发
第2章 门级组合电路
2.1 引言
2.2 总则
2.3 基本词法元素和数据类型
2.4 数据类型
2.4.1 四值系统
2.4.2 数据类型组
2.4.3 数字的表示方法
2.4.4 运算符
2.5 程序框架
2.5.1 端口声明
2.5.2 程序主体
2.5.3 信号声明
2.5.4 另一个实例
2.6 结构描述
2.7 测试平台
2.8 文献注释
2.9 **实验
2.9.1 门级greater-than电路代码
2.9.2 门级二进制译码器代码
第3章 FPGA和EDA软件概述
3.1 FPGA
3.1.1 通用FPGA器件概述
3.1.2 Altera Cyclone II系列器件概述
3.2 ALtera DEl和DE2开发板概述
3.3 开发流程
3.4 Quartus II概述
3.5 Quartus II简易教程
3.5.1 创建设计工程
3.5.2 建立测试平台进行RTL仿真
3.5.3 编译工程
3.5.4 时序分析
3.5.5 编程FPGA器件
3.6 ModelSim HDL仿真器的简易教程
3.7 文献注释
3.8 **实验
3.8.1 门级greater-than电路
3.8.2 门级二进制译码器
第4章 RTL组合电路
4.1 运算符
4.1.1 算术运算符
4.1.2 移位运算符
4.1.3 关系运算符和等式运算符
4.1.4 位运算符、缩减运算符和逻辑运算符
4.1.5 拼接运算符和复制运算符
4.1.6 条件运算符
4.1.7 运算符优先级
4.1.8 表达式位长调整
4.1.9 z和x的综合
4.2 组合逻辑电路的always语句块
4.2.1 基本语法和行为
4.2.2 进程赋值语句
4.2.3 变量数据类型
4.2.4 简单实例
4.3 if语句
4.3.1 语法
4.3.2 实例
4.4 case语句
4.4.1 语法
4.4.2 实例
4.4.3 casez和casex语句
4.4.4 全case语句和并行casc语句
4.5 条件控制结构的路由结构
4.5.1 优先级路由网络
4.5.2 多路选择网络
4.6 always块的一般编码原则
4.6.1 组合逻辑电路代码的常见错误
4.6.2 指南
4.7 参数和常数
4.7.1 常数
4.7.2 参数
4.7.3 Verilog.1995中参数的使用
4.8 设计实例
4.8.1 十六进制数的七段LED译码器
4.8.2 符号幅值加法器
4.8.3 桶形移位器
4.8.4 简易浮点数加法器
4.9 文献注释
4.10 **实验
4.10.1 多功能桶形移位器
4.10.2 双优先级编码器
4.10.3 BCD码增量器
4.10.4 浮点数greater than电路
4.10.5 浮点数和有符号整数间的转换电路
4.10.6 加强的浮点数加法器
第5章 常规时序电路
5.1 引言
5.1.1 D触发器和寄存器
5.1.2 同步系统
5.1.3 代码开发
5.2 触发器和寄存器的HDL代码
5.2.1 D触发器
5.2.2 寄存器
5.2.3 寄存器文件
5.2.4 SRAM
5.3 简单的设计实例
5.3.1 移位寄存器
5.3.2 二进制计数器及其变形
5.4 时序电路的测试平台
5.5 时序分析
5.5.1 时序参数
5.5.2 Quartus II中的时序考虑
5.6 案例研究
5.6.1 秒表
5.6.2 FIF0缓存器
5.7 Cyclone II 器件的嵌入式存储器模块
5.7.1 DEl开发板上的存储器选项概述
5.7.2 嵌入式M4K模块概述
5.7.3 添加嵌入式存储器模块的方法
5.7.4 导出同步单口RAM的HDL模块
5.7.5 导出同步简单双口RAM的HDL模块
5.7.6 导出同步真双口RAM的HDL模块
5.7.7 导出同步ROM的HDL模块
5.7.8 指定RAM初始值的HDL模块
5.7.9 FIFO缓存器的再仿真
5.8 文献注释
5.9 **实验
5.9.1 可编程方波发生器
5.9.2 脉宽调制电路
……
第6章 FSM
第7章 FSMD
第8章 Verilog 精选主题
第2部分 基本NilosII 软件开发
第9章 Nilos II处理器概述
**0章 Nilos II系统的引用和底层
**1章 预先设计的Nilos II I/O外设
**2章 预先设计的Nilos II I/O驱动和HALAPI
**3章 中断及中断服务程序
第3部分 用户I/O外设开发
**4章 带PIO核的用户I/O外设
**5章 Avalon 互连与SOPC组件
**6章 SRAM和SDRAM控制器
**7章 PS2键盘和鼠标
**8章 VGA控制器
**9章 音频编解码控制器
第20章 SD卡控制器
第4部分 硬件加速器实例研究
第21章 GCD加速器
第22章 Mandelbrot 集合分形加速器
第23章 直接数字频率合成
参考文献